跳转到内容
← 返回信息与机器
信息与机器L2约 13 分钟阅读

计算硬件：从晶体管到先进封装

Computing Hardware: From the Transistor to Advanced Packaging

第一个误解，是把摩尔定律当成一条物理定律，以为芯片变快是某种自然规律的自动兑现。真实的图景要朴素得多：摩尔定律是 1965 年一篇行业文章里的经验观察，后来被整个产业当成路线图来自我实现——它描述的是"同样成本下能塞进多少晶体管"的经济学趋势，而不是物理学禁令或保证。它会被放缓、被改写，也会在某些口径下宣告终结，这都不…

晶体管集成电路摩尔定律SoC先进封装

破除误解

第一个误解，是把摩尔定律当成一条物理定律，以为芯片变快是某种自然规律的自动兑现。真实的图景要朴素得多：摩尔定律是 1965 年一篇行业文章里的经验观察，后来被整个产业当成路线图来自我实现——它描述的是"同样成本下能塞进多少晶体管"的经济学趋势，而不是物理学禁令或保证。它会被放缓、被改写，也会在某些口径下宣告终结，这都不违反任何自然法则。

第二个误解，是以为"2 纳米芯片"意味着晶体管的某个尺寸真的只有 2 纳米。节点名称在十多年前就已经与实际栅长脱钩：今天的"N2""18A"更像汽车的型号代号，标记的是一代工艺平台的整体水平——晶体管结构、金属互连、供电方式的综合换代，而不是某一把尺子的读数。拿着节点数字去想象晶体管的几何尺寸，从一开始就量错了东西。

第三个误解，是把硬件看成一个纯粹被动的舞台，软件想演什么就能演什么。事实恰恰相反：算法的可能性边界是被硬件画出来的——没有 GPU 的大规模并行，深度学习不会在那个时间点爆发；没有高带宽存储与先进封装，大模型训练的算力账算不过来。还要说明一点：本篇为原理性通识解释；拆装电源、触碰高压电容、改装锂电池这类实操均有真实危险，任何工程作业须由持照专业人员按当地法规执行。

历史脉络：从真空管到硅的时代

1947 年 12 月，贝尔实验室的巴丁（Bardeen）与布拉顿（Brattain）造出了第一只点接触晶体管；他们的团队负责人肖克利（Shockley）随后提出了结构上更实用的结型晶体管理论。三人因此分享了 1956 年诺贝尔物理学奖。晶体管做的事情和真空管一样——放大与开关——但它用半导体里的载流子运动代替真空中灼热的电子流，体积、功耗与可靠性全部改善了一个量级以上。

早期的晶体管用锗制造，而锗怕热、漏电流大。1954 年，德州仪器的戈登·蒂尔（Gordon Teal）做出了硅晶体管，把半导体工业的材料主线从此钉在硅上。接下来的两步跨越几乎同时发生：1958 年，德州仪器的基尔比（Jack Kilby）用锗做出了第一块集成电路，把多个元件做在同一块半导体上；1959 年，仙童半导体的诺伊斯（Robert Noyce）基于平面工艺发明了硅单片集成电路，用沉积在表面的金属线完成互连——这才是可以大规模制造的方案。同样在 1959 年，贝尔实验室的阿塔拉（Atalla）与姜大元（Dawon Kahng）造出了第一个 MOSFET，这种靠电场效应工作的晶体管日后将成为地球上产量最大的人造物。

1971 年，Intel 4004 问世：第一个商用微处理器，把一台计算机的运算核心浓缩进约 2300 个晶体管，采用 10 微米工艺。从此"计算机"开始以芯片为单位出售，后面半个世纪的故事，都是在这颗种子上做乘法。

晶体管：用电控制电的阀门

晶体管的全部魔力可以概括成一句话：它是一个由电信号控制的阀门。三端器件中，控制端的小信号决定另外两个端之间能通过多大的电流——这同时给出了计算的两种原材料：放大（模拟世界的骨架）与开关（数字世界的骨架）。

现代芯片几乎完全使用 MOSFET 的互补形式 CMOS。MOSFET 的栅极与沟道之间隔着一层绝缘氧化物，栅极上施加的电压不靠电流、而靠电场在半导体表面感应出一条导电沟道。把 N 型与 P 型两种晶体管互补配对，稳态时总有一只关断，理想情况下静态功耗趋近于零——功耗只在翻转的一瞬间发生。这引出了数字芯片功耗的基本公式：

P动态=α CV2fP_{\text{动态}} = \alpha \, C V^2 f

其中 α\alpha 是翻转活动因子，$C$ 是负载电容，$V$ 是工作电压，$f$ 是时钟频率。注意电压是平方项：把电压降低一点，功耗按平方下降。这就是整个行业拼命降低工作电压的原因，也是后面功耗墙故事的伏笔。

摩尔定律：一条经济学预言的工程化

1965 年，仙童的研发主管戈登·摩尔在《Electronics》杂志第 38 卷第 8 期发表了那篇著名的文章 "Cramming More Components onto Integrated Circuits"。他观察到：集成电路能以最低成本容纳的元件数，大约每年翻一番；1975 年他把斜率修正为每两年翻一番。注意这个表述的宾语——不是速度，不是物理极限，而是"单位成本的元件数"。摩尔定律从头到尾都是一条经济学预言。

它之所以应验了半个世纪，是因为产业把它当成了集体路线图：设备商、材料商、芯片厂按同一本账投资，预言于是自我实现。而兑现承诺的核心工具是光刻。光刻的分辨率由瑞利判据的工程形式给出：

R=k1λNAR = k_1 \frac{\lambda}{NA}

其中 λ\lambda 是曝光波长，$NA$ 是光学系统的数值孔径，k1k_1 是工艺因子。半个世纪的微缩史，就是对这三项轮番进攻的历史：波长从汞灯的可见光一路压到 ArF 准分子激光的 193 纳米，再压到 EUV 极紫外光的 13.5 纳米；数值孔径不断做大；k1k_1 则靠光学邻近校正、相移掩模、多重曝光等计算光刻技术逼近理论极限。ASML 的 EUV 光刻机是 7 纳米以下量产的关键装备；截至 2025 年，数值孔径更大的 High-NA EUV（EXE:5200 系列）已开始交付，继续为这条公式换取更小的小数。

功耗墙：当缩放定律失效

摩尔定律的黄金时代有一位沉默的搭档：Dennard 缩放定律。它指出，晶体管尺寸缩小的同时若把电压与电流同比例下调，芯片的功耗密度可以保持不变——于是每一代工艺都能同时带来更快、更便宜、还不更热的晶体管，频率可以一路狂奔。

这个美事在 2000 年代中期终结。电压无法继续按比例下降：阈值电压降得太低，晶体管就关不干净，漏电流在数十亿只晶体管上累积成无法承受的静态功耗。公式 P=αCV2fP = \alpha C V^2 f 里那个平方项失灵之后，继续提高频率 $f$ 就意味着功耗直线失控——这就是"功耗墙"。主频停滞在几 GHz 量级，单核性能的免费午餐结束了。

行业的回应是换一条赛道兑现"摩尔"：既然单个核不能更快，就放更多的核；既然通用核效率见顶，就为特定负载造专用加速器。GPU、NPU、视频编解码引擎纷纷登上芯片，计算硬件从"一颗越来越快的 CPU"演变为"一支各司其职的舰队"。

SoC 与先进封装：集成的第二次革命

舰队的旗舰形态是 SoC（System on Chip）：把 CPU、GPU、NPU、内存控制器、图像信号处理器乃至基带，全部集成进一颗芯片，共享统一的内存与互连。2020 年的 Apple M1 是一个标志性样本——约 160 亿个晶体管，用统一内存架构消除了各处理器之间来回搬运数据的巨大浪费。集成的收益不再只是"更小"，而是数据少走一米，功耗与时间全省下来。

与此同时，晶体管本身还在进化。截至 2025 年，TSMC 的 N2（2 纳米级）已于 2025 年第四季度进入量产，这是其首个采用环绕栅极（GAA）纳米片晶体管的节点——栅极从三面包围升级为四面包围沟道，把漏电流再按下去一轮；增强版 N2P 与采用背面供电（Super Power Rail）的 A16 计划于 2026 年下半年量产，Intel 的 18A（RibbonFET 加 PowerVia 背面供电）也已于 2025 年进入生产。背面供电把供电网络从芯片正面翻到背面，让信号线与电源线不再在正面抢地盘，是互连工程上的一代变革。

但单芯片的集成正在撞上天花板：光刻机的曝光视场有物理上限，芯片做得越大良率越低。于是封装——曾经只是给芯片套个壳——成为新的主战场。chiplet 路线把一颗大芯片拆成若干小芯片分别制造，再用高密度封装拼回一个系统，AMD 的处理器是这条路线的代表。TSMC 的 CoWoS 则把 GPU 芯片与多颗 HBM 高带宽存储堆叠集成在同一块硅中介层上，让存储与计算近到几乎贴着；截至 2025 年，CoWoS 产能正是全球 AI 加速卡最关键的瓶颈之一。摩尔定律没有死，它只是从光刻机手里，把接力棒交给了封装厂。

争议与边界

"摩尔定律是否已死"是这个行业最长青的争论，而答案取决于你用哪把尺子。以晶体管密度论，缩放仍在继续，只是更贵、更慢；以每晶体管成本论，在最先进的节点上它已经不再下降甚至回升，经济学意义上的摩尔定律已经退场；以系统性能论，多核、加速器与先进封装又让总算力继续指数增长。三种口径各自为真，争论的双方常常只是在谈论不同的东西。

更深一层的边界在经济结构。当一座先进晶圆厂的投资以百亿甚至数百亿美元计，当 EUV 光刻机全球只有一家供应商，先进制程的产能便不可避免地向极少数企业、极少数地区集中。技术问题由此变成了产业与地缘问题：谁能负担下一代节点、谁有资格使用它，已经不再是纯粹的工程决策。chiplet 与先进封装某种程度上正是对这种集中化的对冲——绕开单芯片的极限，用系统集成延续性能增长。

为什么今天仍然重要

计算硬件是少数几种"自身就是战略资产"的技术。AI 浪潮把算力需求推到前所未有的量级，训练与推理的账本直接写在 HBM 的带宽与 CoWoS 的产能上；数据中心的电力消耗让"每瓦性能"取代"峰值性能"成为新的头条指标。从手机到汽车到电网，每一个行业的数字化程度，最终都被换算成对芯片代际的依赖。

对普通人而言，理解这条从晶体管到先进封装的脉络，意义在于获得一种判断力：当新闻里出现"2 纳米""GAA""chiplet"这些词时，能分辨哪些是物理突破、哪些是工程权衡、哪些只是命名游戏。硬件的历史还教会我们一个更普适的道理——真正推动技术前进的，往往不是一个孤立的 genius 发明，而是材料、光学、电路、封装与商业模式在正确时间点上的协同兑现。

跨域连接

  • 半导体物理：每一只晶体管都是半导体物理方程的工业品——掺杂浓度决定阈值电压，能带结构决定载流子迁移率，栅氧厚度决定隧穿漏电——工程的微缩史，本质上是不断逼近这些方程所允许的极限；当 Dennard 缩放失效时，撞上的不是工艺问题，而是半导体物理本身划下的红线。
  • 计算机体系结构：功耗墙之后，性能增长的责任从工艺工程师移交给了架构师——多核、超标量、缓存层次、专用加速器，全部是体系结构对"晶体管不再免费"这一事实的回应；摩尔定律的下半场，其实是架构创新的上半场。
  • 信息论：香农把信息抽象成可以度量的比特，晶体管则把比特落成物理世界的电压状态——信息论规定了处理一个比特理论上至少需要多少能量，而计算硬件的能效演进正是在追赶这个理论下限；两者之间的落差，就是工程尚未兑现的利润空间。
  • 冯·诺依曼：存储程序架构让指令与数据共享同一条总线，也埋下了"内存墙"的隐患——今天 SoC 的统一内存、HBM 与芯片的 3D 堆叠，都是在硬件层面对冯·诺依曼瓶颈的绕行；七十年前画在纸上的体系结构，仍在决定最先进封装厂的生产排程。
  • 量子计算理论：当晶体管缩小到量子隧穿无法忽视的尺度，量子效应是经典工程师的头号敌人——而量子计算把这个敌人请上舞台中央，用叠加与纠缠做计算；同一个物理定律，在一个领域是必须封堵的漏洞，在另一个领域是全部价值的来源。

参考文献

  • Moore, Gordon E. "Cramming More Components onto Integrated Circuits." Electronics 38, no. 8, 1965.
  • Ceruzzi, Paul E. A History of Modern Computing. MIT Press, 1998.
  • Miller, Chris. Chip War: The Fight for the World's Most Critical Technology. Scribner, 2022.

延伸阅读

  • Hennessy, John L., and David A. Patterson. Computer Architecture: A Quantitative Approach. Morgan Kaufmann（多版）.
  • Petzold, Charles. Code: The Hidden Language of Computer Hardware and Software. Microsoft Press, 1999.